Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 07-098619

(43) Date of publication of application: 11.04.1995

(51)Int.CI. G06F 1/16
G06F 1/18
G06K 17/00
G06K 19/077


(21)Application number: 05-242925 (71)Applicant: TOSHIBA CORP


(22) Date of filing: 29.09.1993 (72) Inventor: MATSUOKA KAZUNORI

(54) MEMORY CARD SYSTEM

(57) Abstract:

PURPOSE: To simultaneously use memory cards for various uses by providing a connector block which can freely be moved to the depth direction of a card insertion port for an electronic unit-side to which the plural memory cards which can mutually and freely be connected are connected. CONSTITUTION: The plane memory cards 2 and 3 are provided with female connectors 5 and 11, male connectors 6 and 12, and RAM 7 and ROM 13, which are connected to them. The cards can mutually and freely be connected. A connector mechanism 9 arranged at the inner side of the card insertion port in the electronic unit 8 is energized by a compression coil spring 28, and it is provided with the connector block 26 which can freely be moved to the depth direction of the card insertion port. For setting the connector mechanism 9 with the memory cards 2 and 3 in a connected state as they are, for example, a screw 30 is inserted into second holes from the ends of screw holes 20 and 22 in guide rails 21 and 24 and the screw hole 29 of the connector block 26 so as to fix the connector block 26. Thus, the female





connector 5 of the memory card 2 is connected to the connector block 26.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平7-98619

(43)公開日 平成7年(1995)4月11日


(51) Int. Cl. 6 G06F 1/16 1/18	識別記号	庁内整理番号	FΙ					技術表示箇所
G06K 17/00	С	*** ****		1/00		312 320	F E	□ ob er in od ≥
(21)出願番号(22)出願日	特願平5-242925 平成5年(1993)9月	審査請求	(71)出(72)発(74)代	願人明者	0000030° 株式会智神奈川県 松岡 一 東京都病 府中工場	78 東芝 川崎市 一憲 「中市東	(全7頁) 幸区堀川町 芝町1番地 秀和 (外	72番地 株式会社東芝
							·	

(54) 【発明の名称】 メモリカードシステム

(57) 【要約】

【目的】 本発明はコネクタの数を1にして、コネクタスペースを最小に保持して操作性が悪化しないようにしながら、差し替えなどの操作を行うことなく各用途のメモリカードを同時に使用する。

【構成】 電子機器8のカード挿入口の内側にコネクタ機構9を配置するとともに、第1、第2メモリカード2、3を連結自在にし、これら第1、第2メモリカード2、3を連結状態にしたまま、前記カード挿入口に挿入したとき、前記電子機器8側のCPU35と前記第1、第2メモリカード2、3とを接続させる。



30

【特許請求の範囲】

【請求項1】 薄板状に形成され、互いに連結自在なコ ネクタを有する複数のメモリカードと、

これらの各メモリカードが接続される電子機器側に設け られ、カード挿入口の奥方向に移動自在なコネクタブロ ックを有するコネクタ機構と、

を備えたことを特徴とするメモリカードシステム。 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は各種の電子機器に接続さ 10 れて使用されるメモリカードシステムに関する。

[0002]

【従来の技術】携帯型のパソコンなどの電子機器では、 外部記憶装置として、メモリカードやICカードと呼ば れるカード(以下、これらをメモリカードと称する)を 使用して、電子機器内部に設けられたメモリより、多く の記憶容量を持たせたり、フォントデータなどの外部デ ータを使用できるようにすることが多い。

[0003]

【発明が解決しようとする課題】しかしながら、上述し 20 た従来のメモリカードにおいては、匡体内にROMまた はRAM、EEPROMなどのいずれか1のみを格納す るようにしているので、電子機器側に1つのコネクタし かない場合、いずれかのメモリカード、例えばRAMが 内蔵されたメモリカードを使用しているとき、他のメモ リカード、例えばフォントデータなどが格納されたRO Mを有するメモリカードなどを使用することができず、 用途別のメモリカードを電子機器に接続する際、その都 度メモリカードを差し替えなければならないという問題

【0004】そこで、このような問題を解決する方法と して、電子機器側に複数のコネクタを設けることも行わ れているが、このような方法では、電子機器側のコネク タスペースが増加してしまい、操作性が悪くなってしま うという問題があった。

【0005】本発明は上記の事情に鑑み、コネクタの数 を1にして、コネクタスペースを最小に保持して操作性 が悪化しないようにしながら、差し替えなどの操作を行 うことなく各用途のメモリカードを同時に使用すること ができるメモリカードシステムを提供することを目的と 40 している。

[0006]

【課題を解決するための手段】上記の目的を達成するた めに本発明によるメモリカードシステムは、薄板状に形 成され、互いに連結自在なコネクタを有する複数のメモ リカードと、これらの各メモリカードが接続される電子 機器側に設けられ、カード挿入口の奥方向に移動自在な コネクタブロックを有するコネクタ機構とを備えたこと を特徴としている。

[0007]

【作用】上記の構成において、薄板状に形成された各メ モリカードに、互いに連結自在なコネクタを設けるとと もに、これらの各メモリカードが接続される電子機器側 に、カード挿入口の奥方向に移動自在なコネクタプロッ クを有するコネクタ機構を設け、各メモリカードの接続 数に応じて前配コネクタプロックをカード挿入口の奥方 向に移動させて各メモリカードを電子機器内に収納す る。

[0008]

【実施例】図1は本発明によるメモリカードシステムの 一実施例で使用されるメモリカード部の一例を示す斜視 図、図2はこの実施例で使用されるコネクタ機構の一例 を示す斜視図である。

【0009】図1に示すメモリカード部1は第1メモリ カード2と、第2メモリカード3とによって構成されて おり、接続対象となる電子機器8(図5参照)に対して 第1、第2メモリカード2、3が単独、または連結した 形で挿入されて使用される。

【0010】第1メモリカード2はプラスチックなどの 材料によって形成される平板状の医体4と、この医体4 の一側面に設けられるメスコネクタ5と、前記国体4の 前記メスコネクタ5が設けられている面と対向する一側 面に設けられ、前記メスコネクタ5と電気的に接続され るオスコネクタ6と、前配匡体4の内部に設けられ、前 記メスコネクタ5および前記オスコネクタ6に接続され るRAM7とを備えており、電子機器8においてRAM 7が必要なとき、匡体4の一側面に設けられたメスコネ クタ5が前記電子機器8側のコネクタ機構9に接続され て使用される。

【0011】また、第2メモリカード3はプラスチック などの材料によって形成される平板状の匡体10と、こ の国体10の一側面に設けられるメスコネクタ11と、 前記国体10の前記メスコネクタ11が設けられている 面と対向する一側面に設けられ、前記メスコネクタ11 と電気的に接続されるオスコネクタ12と、前記匡体1 0の内部に設けられ、前記メスコネクタ11および前記 オスコネクタ12に接続されるROM13とを備えてお り、電子機器8においてROM13が必要なとき、匡体 10の一側面に設けられたメスコネクタ11が前記電子 機器8側のコネクタ機構9に接続されている前記第1メ モリカード2のオスコネクタ6に接続されて使用され

【0012】この場合、第1メモリカード2の前記メス コネクタ5を構成する各ピンのうちの1つが前記RAM 7を選択するRAM用CEピン14として使用され、残 りのうちの1つが第2メモリカード3を選択するROM 用CEピン15として使用され、また前配第2メモリカ ード3のメスコネクタ11を構成する各ピンのうち、前 記ROM用CEピン15と接続されるピンが前記ROM

50 13を選択するROM用CEピン16として使用され

る。

【0013】また、図2に示すコネクタ機構9は図3に 示す如く縦断面"コ"字状に形成され、前記第1、第2 メモリカード2、3の長さに対応する各位置にコネクタ 固定用のネジ穴20が形成された第1ガイドレール21 と、縦断面"コ"字状に形成され、前記第1、第2メモ リカード2、3の長さに対応する各位置にコネクタ固定 用のネジ穴22が形成され、溝23の開口部側が前記第 1ガイドレール21に形成された溝19の開口部側と対 向するように配置される第2ガイドレール24と、図4 10 に示す如く縦断面"十"字状に形成され、その薄板部2 5が前記第1ガイドレール21、第2ガイドレール24 の各溝19、23内にスライド自在に嵌入されるコネク タプロック26と、このコネクタプロック26の前記第 1メモリカード2が接続される側に設けられるオスコネ クタ27と、前記コネクタプロック26の前記オスコネ クタ27が設けられている面に対向する側の面と電子機 器8のフレーム側との間に配置され、前記コネクタブロ ック26を外部側に付勢する圧縮コイルバネ28とを備 えている。

【0014】そして、このコネクタ機構9は一端が電子 機器8のカード挿入口の直ぐ奥倒となるように前記電子 機器8内に配置され、このコネクタ機構9に対して第1 カードコネクタ2のみをセットするときには、図5に示 す如く第1、第2ガイドレール21、24に形成された 各ネジ穴20、22のうち、最も端にある各ネジ穴2 0、22と、コネクタブロック26の薄板部25に形成 された各ネジ穴29との位置が一致させられた後、これ らのネジ穴20、22、29に対してネジ30が挿通さ れてコネクタプロック26が固定される。

【0015】これによって、第1メモリカード2を電子 機器8のカード挿入口に挿通したとき、この第1メモリ カード2のメスコネクタ5がコネクタプロック26のオ スコネクタ27に接続される。

【0016】また、このコネクタ機構9に対して第1メ モリカード2と第2メモリカード3とをセットするとき には、図6に示す如く第1、第2ガイドレール21、2 4に形成された各ネジ穴20、22のうち、端から2つ 目の各ネジ穴20、22と、コネクタブロック26の薄 板部25に形成された各ネジ穴29との位置が一致させ 40 られた後、これらのネジ穴20、22、29に対してネ ジ30が挿通されてコネクタプロック26が固定され

【0017】これによって、第1メモリカード2と第2 メモリカード3を連結した後、第1メモリカード2倒を 電子機器8のカード挿入口に挿通したとき、この第1メ モリカード2のメスコネクタ5がコネクタブロック26 のオスコネクタ27に接続される。

【0018】この場合、前記電子機器8は、図7に示す

のアドレスバス36に接続され、前記CPU35からチ ップイネーブル信号CE1が出力されたとき、読み出し 可能状態となるROM37と、前記CPU35のアドレ スパス36に接続され、前記CPU35からチップイネ ープル信号CE2が出力されたとき、書き込み、読み出 し可能状態となるRAM38と、前記CPU35のアド レスパス36に接続され、前配CPU35からチップイ ネーブル信号CE3が出力されたとき、読み出し可能状 態となるEEPROM39と、前記CPU35のアドレ スパス36に接続され、前記CPU35からチップイネ ープル信号CE1~CE3が出力されていない状態のと き、アドレスデータをデコードしてチップイネーブル信 号CE4またはチップイネーブル信号CE5のいずれか を生成するデコーダ40とを備えている。

【0019】そして、前記コネクタ機構9のコネクタブ ロック26に第1メモリカード2と、第2メモリカード 3とが接続され、前配CPU35からチップイネーブル 信号CE1~CE3が出力されていない状態で、デコー ダ40からチップイネーブル信号CE4が出力されたと 20 き、図8に示す如く第1メモリカード2内のRAM7が 書き込み、読み出し可能状態になり、また前記デコーダ 40からチップイネーブル信号CE5が出力されたと き、第2メモリカード3内のROM13が読み出し可能 状態になる。

【0020】このようにこの実施例においては、電子機 器8のカード挿入口の内側にコネクタ機構9を配置する とともに、第1、第2メモリカード2、3を連結自在に し、これら第1、第2メモリカード2、3を連結状態に したまま、前記カード挿入口に挿入したとき、前記電子 機器8側のCPU35と前記第1、第2メモリカード 2、3とが接続されるようにしているので、コネクタの 数を1にして、電子機器8側のコネクタスペースを最小 に保持して操作性が悪化しないようにしながら、差し替 えなどの操作を行うことなく各用途のメモリカードを同 時に使用することができる。

【0021】また、この実施例においては、第1、第2 メモリカード2、3を薄くするとともに、縦長に接続す るようにしているので、電子機器8側のメモリカード取 付け面積を小さくして電子機器8側のスペースを有効に 使用することができる。

【0022】さらに、電子機器8側に設けられるコネク 夕機構9のコネクタプロック26を可動式にしているの で、第1メモリカード2を一枚だけ使用しても、また第 1、第2メモリカード2、3を連結させた状態で使用し ても、電子機器8のカード挿入口から突出している部分 の面積を常に一定にすることができる。

【0023】また、上述した実施例においては、第1メ モリカード2のメスコネクタ5を構成する各ピンのうち の1つが前配RAM7を選択するRAM用CEピン14 如く、各種の処理を行うCPU35と、このCPU35 50 として使用され、残りのうちの1つが第2メモリカード

3を選択するROM用CEピン15として使用され、ま た第2メモリカード3のメスコネクタ11を構成する各 ピンのうち、前記ROM用CEピン15と接続されるピ ンが前記ROM13を選択するROM用CEピン16と して使用されるようにしているが、図9に示す如くこれ ら第1、第2メモリカード2、3の匡体4、10上に、 アドレス設定用のスイッチ45、46を設けるととも に、第1、第2メモリカード2、3の匡体4、10内に デコーダ47、48を設け、各スイッチ45、46の設 定内容に基づいてデコーダ47、48を制御して図10 10 に示す如く空域のいずれかの部分に第1メモリカード2 のRAM7と、第2メモリカード3のROM13とを配 置し、コネクタ機構9側から出力されるチップイネーブ ル信号CE4、CE5をデコードさせて第1メモリカー ド2、第2メモリカード3のいずれかを選択し得るよう にしても良い。

【0024】この場合、電子機器8は図11に示す如く 各種の処理を行うCPU35と、このCPU35のアド レスパス36に接続され、前配CPU35からチップイ ネーブル信号CE1が出力されたとき、読み出し可能状 20 態となるROM37と、前記CPU35のアドレスパス 36に接続され、前記CPU35からチップイネーブル 信号CE2が出力されたとき、書き込み、読み出し可能 状態となるRAM38と、前記CPU35のアドレスパ ス36に接続され、前配CPU35からチップイネーブ ル信号CE3が出力されたとき、読み出し可能状態とな るEEPROM39と、前記CPU35のアドレスパス 36に接続され、前記CPU35からチップイネーブル 信号CE1~CE3が出力されていない状態のとき、ア ドレスデータをデコードしてチップイネーブル信号CE 30 4またはチップイネーブル信号CE5のいずれかを生成 するデコーダ40とを備えている。

【0025】そして、前記コネクタ機構9のコネクタブロック26に第1メモリカード2と、第2メモリカード3とが接続され、前記CPU35からチップイネーブル信号CE1~CE3が出力されていない状態で、デコーダ40からチップイネーブル信号CE4またはチップイネーブル信号CE5が出力されたとき、スイッチ45、46の設定内容に基づいて第1メモリカード2内のRAM7が書込み、読み出し可能状態になったり、第2メモ40リカード3内のROM13が読み出し可能状態になった

【0026】また、上述した各実施例においては、メモリカードの枚数を2枚にしているが、これを3枚以上にして、各メモリカードにRAM7、ROM13以外の素子、例えばEPROM、EEPROMなどを使用するようしても、また同じ種類の素子を使用するようにしても良い。これによって、メモリカードの種類や枚数を増加して電子機器8の多機能化を容易に達成することができる。

【0027】また、上述した各実施例においては、ネジ30によってコネクタブロック26の位置を決定する固定機構を使用するようにしているが、他の固定機構、例えば第1、第2メモリカード2、3がカード挿入口に入れられた後に加えられる圧力を検出する圧力センサやこの圧力センサの時間変化を検出する検出回路、この検出回路の検出結果に基づいて前記コネクタブロック26を移動させるモータなどを使用した固定機構などを使用するようにしても良い。

【0028】また、上述した各実施例では、各メモリカード2、3に供給されるチップイネーブル信号CE4、CE5はデコーダ40で生成されているが、各メモリカード2、3側でアドレスをデコードして得るようにしても良い。

[0029]

【発明の効果】以上説明したように本発明によれば、コネクタの数を1にして、コネクタスペースを最小に保持して操作性が悪化しないようにしながら、差し替えなどの操作を行うことなく各用途のメモリカードを同時に使用することができる。

【図面の簡単な説明】

【図1】本発明によるメモリカードシステムの一実施例で使用されるメモリカード部の一例を示す斜視図であ
*

【図2】図1に示すメモリカード部の接続対象となるコネクタ機構の一例を示す斜視図である。

【図3】図2に示す第1ガイドレールおよび第2ガイドレールの詳細な構成例を示す斜視図である。

【図4】図2に示すコネクタブロックの詳細な構成例を 示す斜視図である。

【図5】図1および図2に示すメモリカード部と、コネクタ機構との接続例を示す平面図である。

【図6】図1および図2に示すメモリカード部と、コネクタ機構との接続例を示す平面図である。

【図7】図1に示すメモリカード部および電子機器の回路構成例を示すプロック図である。

【図8】図7に示す回路のメモリマップ例を示す模式図である。

【図9】本発明によるメモリカードシステムの一実施例で使用されるメモリカード部の一例を示す斜視図である。

【図10】図9に示すメモリカード部を使用したときの メモリマップ例を示す模式図である。

【図11】図9に示すメモリカード部および電子機器の 回路構成例を示すプロック図である。

【符号の説明】


- 1 メモリカード部
- 2 第1メモリカード
- 3 第2メモリカード

50 4、10 医体


- 5、11 メスコネクタ
- 6、12、27 オスコネクタ
- 7 RAM
- 8 電子機器
- 9 コネクタ機構
- 13 ROM
- 14 RAM用CEピン
- 15、16 ROM用CEピン

- 19、23 溝
- 20、22 コネクタ固定用のネジ穴
- 21 第1ガイドレール
- 24 第2ガイドレール
- 25 薄板部
- 26 コネクタブロック
- 28 圧縮コイルバネ
- 30 ネジ


【図1】




【図2】




【図3】




【図4】




【図5】




[図6]



【図7】 [図8] 粒子板器 第1元97-1、 第2年11十 CB 73-7 BOM RAN \$8\$ **57**プロ外間号 ROM (微器例) CPU CKI 75' 6211' 7 36 了 35 RAM (機器師) CB2 (無器(E) CE3 RAM (h-1-00) CE4 39 ROM (1-1'00) CES



[図11]



フロントページの続き

(51) Int. Cl. 6

識別記号 庁内整理番号

FΙ

技術表示箇所

G06K 19/077

G06K 19/00

K